スパンミスマッチの校正方法及びこれを用いたA/D変換回路

発明者：
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-195652
公開番号（公開出願番号）：特開2002-016496
特許番号：特許第3865110号
出願日： 2000年06月29日
公開日（公表日）： 2002年01月18日
請求項（抜粋）：

【請求項1】パイプラインA/D変換器を2系統インターリーブして高速変換動作を行うA/D変換回路のスパンミスマッチの校正方法において、校正動作時に前記パイプラインA/D変換器を構成する各ステージのD/A変換器の入力値を第1及び第2の値でそれぞれ固定し、前記第1及び第2の値での前記ステージの一のA/D変換器の閾値における入力値の差をスパンとして2系統で測定し、 2系統のスパンの差分が等しくなるまで前記差分を累積してこの累積値に基づき前記ステージを構成するD/A変換器の基準電圧の倍率を調整しておき、変換動作時に前記累積値を保持することを特徴とするスパンミスマッチの校正方法。

IPC (1件)：