特許
J-GLOBAL ID：201103002861638924
インサーキットエミュレータリセット回路及びそれを有するインサーキットエミュレータ
発明者：
出願人/特許権者：
代理人 (3件)：
山下 穣平
, 志村 博
, 永井 道雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-311658
公開番号（公開出願番号）：特開2003-122593
特許番号：特許第4063516号
出願日： 2001年10月09日
公開日（公表日）： 2003年04月25日
請求項（抜粋）：
【請求項1】 ターゲット回路をエミュレートするためのインサーキットエミュレータ(ICE)に搭載されたCPU(Central Processing Unit)へのリセット信号を出力するインサーキットエミュレータリセット回路において、
前記ターゲット回路に電源を投入したときに発生する前記ターゲット回路をリセットするためのターゲットパワーオンリセット信号の電圧と第一の基準電圧を比較して前記CPUへのリセット解除許可信号を生成するリセット解除許可信号生成回路と、
前記ターゲット回路の電源電圧と第二の基準電圧を比較して、前記CPUへのリセット解除許可信号の出力を有効にするかマスクして無効にするか制御するためのリセットマスク信号を生成するリセットマスク信号生成回路と、
を備え、
前記リセット解除許可信号生成回路の出力と前記リセットマスク信号生成回路の出力にもとづき前記CPUへのリセット信号の解除タイミングを制御することを特徴とするインサーキットエミュレータリセット回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
