特許
J-GLOBAL ID：201103003116190012
PLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-077245
公開番号（公開出願番号）：特開平2-254818
特許番号：特許第2855643号
出願日： 1989年03月28日
公開日（公表日）： 1990年10月15日
請求項（抜粋）：
【請求項1】VCOの出力から一対の正相および逆相クロックを発生し、これらクロックと入力タイミングパルスとの位相比較を行なって得られる2つの比較出力で平滑回路の充放電を制御し、入力タイミングパルスの消失時には充放電の時間を等しくすることで直前の出力値を保持する手段を備えて成ることを特等とするPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/14 A
, H03L 7/08 D
