特許
J-GLOBAL ID：201103003603111110
LSIチップ積層システム
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (3件)：
稲葉 良幸
, 大貫 敏史
, 小澁 高弘
公報種別：公開公報
出願番号（国際出願番号）：特願2009-272225
公開番号（公開出願番号）：特開2011-113516
出願日： 2009年11月30日
公開日（公表日）： 2011年06月09日
要約：
【課題】接続線の超並列性を生かし、目的に応じてLSIを組み合わせてシステムを構成する技術を提供し、これにより超小型、低消費電力、高速、高機能の情報システムを構築可能ならしめる。【解決手段】LSIチップ積層システムであって、チップ間で積層方向に共通する領域を貫通するビア3を介したチップ間共通信号によりチップ間で積層方向に接続される複数のチップ間共有バス1,2と、チップ間共有バス1,2とチップ平面内バス14,24との接続を、チップ間共有バスを介して送られてくるスイッチ設定信号に従って選択的に設定するバス接続スイッチ部11,12,21,22とを備え、複数のチップ間共有バス制御部16,26と、それにより制御されるバス接続スイッチ部により論理的に複数の通信を同時に行う事が可能であるLSIチップ積層システム。【選択図】図3
請求項（抜粋）：
複数のLSIチップを含むLSIチップ積層システムであって、
チップ間で積層方向に共通する領域を貫通するビアを介したチップ間共通信号によりチップ間で積層方向に接続され、データ信号とアドレス信号およびバス制御信号からなるチップ間共有バスと、
チップ間共有バスを介して送られてくるバス制御信号に基づいて、チップ間共有バスへのチップ平面内バスを介した各チップからのチップ間共有バスの駆動を調停制御するチップ間共有バス制御部と、
チップ間共有バス内のデータ信号とチップ平面内バスのデータ信号との接続を、スイッチ設定信号に従って選択的に設定するバス接続スイッチ部と
を備え
複数のチップ間共有バス制御部と、それにより制御されるバス接続スイッチ部により、論理的に複数の通信を同時に行う
LSIチップ積層システム。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
