特許
J-GLOBAL ID：201103004029207908
チョッパー回路
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願平11-357991
特許番号：特許第3100593号
出願日： 1999年12月16日
請求項（抜粋）：
【請求項1】 入力側のNPNトランジスタのコレクタとスイッチング素子であるFETのゲートとを抵抗とダイオードを介して接続し、該FETのドレインと上記NPNトランジスタのベースとの間に、インダクタ、第1のコンデンサ、出力電圧制御用シャントレギュレータ、およびツェナーダイオードを直列接続し、スイッチング素子であるFETがオンすると、インダクタを通じて出力側の第1のコンデンサが充電され、第1のコンデンサの電圧が上昇すると出力電圧制御用シャントレギュレータのカソード電圧が降下し、入力側のNPNトランジスタをオフすることで上記スイッチング素子がオフとなり、第1のコンデンサから負荷に放電され、第1のコンデンサの電圧が降下すると、上記シャントレギュレータのカソード電圧が上昇し、上記トランジスタをオンすることで上記スイッチング素子がオンし、インダクタを通じて第1のコンデンサに充電電流を流す降圧自励発振型チョッパー回路において、上記シャントレギュレータの電圧を少なくとも2個の抵抗で分圧する基準電圧端子(A)と上記NPNトランジスタのコレクタとの間に抵抗と第2のコンデンサを直列接続したことを特徴とするチョッパー回路。
IPC (1件)：
FI (2件)：
H02M 3/155 S
, H02M 3/155 G
