特許
J-GLOBAL ID：201103004902821316
高速アダマール変換装置およびその中にある変換段およびそれによりNビット信号ブロックを復調するための方法
発明者：
出願人/特許権者：
代理人 (12件)：
岡部 正夫
, 加藤 伸晃
, 産形 和央
, 臼井 伸一
, 藤野 育男
, 越智 隆夫
, 本宮 照久
, 高梨 憲通
, 朝日 伸光
, 高橋 誠一郎
, 吉澤 弘司
, 三俣 弘文
公報種別：特許公報
出願番号（国際出願番号）：特願2000-067098
公開番号（公開出願番号）：特開2000-312152
特許番号：特許第3676174号
出願日： 2000年03月10日
公開日（公表日）： 2000年11月07日
請求項（抜粋）：
【請求項1】 Nビットを有する符号化された信号ブロックの伝送の間に生じる誤りを検出しかつ訂正するための、ワイアレス通信システムにより使用される複数の従属接続された変換段を有する高速アダマール変換装置において、 前記変換段への入力としてN/2個の信号対を受信するように構成された、出力端子を有する加算器および出力端子を有する減算器と、 前記加算器からの前記中間係数の第1の区別可能なシーケンスおよび前記減算器からの中間係数の第2の区別可能なシーケンスのうちの1つを選択的に受信する第1のメモリユニットと、 前記減算器から前記中間係数の第3の区別可能なシーケンスを受信する第2のメモリユニットと、 前記第1のメモリユニットの出力および前記中間係数の第2の区別可能なシーケンスのうちの1つを前記変換段の第1の出力として供給するとともに、前記第1のメモリユニットの出力および前記中間係数の第1の区別可能なシーケンスのうちの1つを前記変換段の第2の出力として供給する出力段と、 を備えることを特徴とする高速アダマール変換装置。
IPC (4件)：
H03M 13/01
, G06F 11/10
, H04B 7/26
, H04L 1/00
H03M 13/01
, G06F 11/10 330 S
, H04L 1/00 A
, H04B 7/26 C
, H04B 7/26 M
