特許

J-GLOBAL ID：201103006559596495

プログラマブル型論理装置

発明者： 佐伯 幸弘 ,  重松 朋久
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外3名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-228833
公開番号（公開出願番号）：特開平3-091319
出願日： 1989年09月04日
公開日（公表日）： 1991年04月16日
請求項（抜粋）：

【請求項1】2個のCMOSインバータをカスケード接続してなるフリップフロップで構成され、1ビットの制御データを記憶するデータ保持手段と、上記データ保持手段で保持させるべきデータが伝達される一対のデータ伝達線と、上記データ保持手段を選択するための選択信号が伝達される選択線と、上記データ保持手段の保持データに応じてスイッチ制御されるMOS型スイッチ手段と、上記MOS型スイッチ手段を介して結合された2本の信号線と、上記データ保持手段で上記制御データの書き込みを行う時には第1の電源電圧を上記データ保持手段に供給し、上記データ保持手段の保持データを読み出して上記MOS型スイッチ手段のスイッチ制御を行う時には上記第1の電源電圧よりも高い値を持つ第2の電源電圧を上記データ保持手段に供給する電源電圧供給手段とを具備したことを特徴とするプログラマブル型論理装置。

IPC (2件)：

H03K 19/177 9383-5J ,  G06F 7/00

FI (1件)：

G06F 7/00 E 9188-5B

引用特許：

審査官引用 (4件)

• 特開平1-126724
  
• 特開平1-136415
  
• 特開昭62-188419
  
• 特開昭55-064686