特許

J-GLOBAL ID：201103006722952563

半導体装置およびその製造方法、ならびに電源装置

発明者： 橋本 貴之 ,  増永 昌弘
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2010-190557
公開番号（公開出願番号）：特開2011-228611
出願日： 2010年08月27日
公開日（公表日）： 2011年11月10日
要約：

【課題】プレーナMOSFET、および中抜きゲート型MOSFETにおいて、リーク電流を低減する技術を提供する。【解決手段】プレーナMOSFET(および中抜きゲート型プレーナMOSFET)において、n型ソース領域のチャネルに近い領域は浅く(浅いn型ソース領域4)、チャネルから遠い領域は深い(深いn型ソース領域5)ことを特徴とする。さらに、p型ウェル領域の横方向の凸部が基板表面より内部にあることを特徴とする。これにより、リーク電流の小さいプレーナMOSFET(および中抜きゲート型プレーナMOSFET)が実現できるため、これを用いた電源装置の損失低減に効果がある。【選択図】図1

請求項（抜粋）：

半導体基板と、前記半導体基板裏面に形成されたドレイン電極と、前記半導体基板表面上に形成された複数のウェル領域と、前記半導体基板表面上に形成され、前記ウェル領域と逆の導電型を有する第1半導体領域と、前記ウェル領域内に形成された複数のソース領域と、前記ウェル領域、前記第1半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域と電気的に接続されるソース電極とを有する半導体装置であって、 前記ソース領域のうち、前記ゲート絶縁膜と接触するソース領域が浅く、前記ゲート絶縁膜から遠いソース領域が深いことを特徴とする半導体装置。

IPC (7件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/41 ,  H01L 21/28 ,  H02M 3/155

FI (11件)：

H01L29/78 652B ,  H01L29/78 652C ,  H01L29/78 652M ,  H01L29/78 652D ,  H01L29/78 652K ,  H01L29/78 657G ,  H01L29/78 652J ,  H01L29/58 G ,  H01L29/44 P ,  H01L21/28 301D ,  H02M3/155 Y

Fターム (13件)：

4M104BB01 ,  4M104CC05 ,  4M104FF11 ,  4M104FF14 ,  4M104GG09 ,  4M104GG18 ,  5H730AA14 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730EE13 ,  5H730FG06 ,  5H730ZZ13