特許
J-GLOBAL ID:201103006767037238
半導体メモリテスト回路
発明者:
出願人/特許権者:
代理人 (1件):
稲垣 清
公報種別:特許公報
出願番号(国際出願番号):特願平11-016649
特許番号:特許第3001564号
出願日: 1999年01月26日
請求項(抜粋):
【請求項1】 相互に直列に接続されたpチャネルトランジスタ及びnチャネルトランジスタを夫々レファレンス側電流路及び出力側電流路に含むカレントミラー回路の前記出力側電流路の出力から、半導体メモリのテストのためのメモリセル対極用出力及びセンスアンプ用バランス電位出力を取り出す半導体メモリテスト回路において、前記カレントミラー回路が第1及び第2の出力側電流路を含み、該第1の出力側電流路の出力から前記センスアンプ用バランス電位出力を取り出し、前記第2の出力側電流路の出力から前記メモリセル対極用出力を取り出すことを特徴とする半導体メモリテスト回路。
IPC (3件):
G11C 29/00 671
, G01R 31/28
, G11C 11/401
FI (3件):
G11C 29/00 671 F
, G01R 31/28 B
, G11C 11/34 371 A
前のページに戻る