特許

J-GLOBAL ID：201103006831077575

半導体装置の製造方法

発明者： 菊地 武
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-072009
公開番号（公開出願番号）：特開2000-269216
特許番号：特許第3264326号
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：

【請求項1】 表面に複数の凸部を有する基板上に、これら凸部間で形成される凹部を埋め込むようにポリシリコン膜を形成しパターニングしてポリシリコン細線を形成する工程と、該ポリシリコン細線表面に厚さ1〜3nmの酸化膜を形成する工程と、この上にポリシリコンを成膜して追加ポリシリコン膜を形成した後、該追加ポリシリコン膜をエッチバックする工程と、この上に絶縁膜を形成した後エッチバックして該絶縁膜からなるサイドウォールを形成する工程と、前記基板に拡散領域を形成する工程と、前記ポリシリコン細線上にシリサイド膜を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/3065 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 21/28 301 T ,  H01L 21/88 Q ,  H01L 21/302 M ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

出願人引用 (1件)

• 特開昭63-168034