特許
J-GLOBAL ID:201103006856849181
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (7件):
鈴江 武彦
, 村松 貞男
, 坪井 淳
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別:特許公報
出願番号(国際出願番号):特願平11-186988
公開番号(公開出願番号):特開2001-015746
特許番号:特許第3600476号
出願日: 1999年06月30日
公開日(公表日): 2001年01月19日
請求項(抜粋):
【請求項1】半導体基板上のゲート電極が形成される領域にダミーゲートを形成する工程と、前記ダミーゲートの側壁に、側壁スペーサを形成する工程と、前記ダミーゲート及び側壁スペーサをマスクに用いて、ソース/ドレインを形成する工程と、前記半導体基板上に、前記ダミーゲートを覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜の上面を平坦化して、前記ダミーゲート及び側壁スペーサの上面を露出させる工程と、前記ダミーゲートを除去し、側面が前記側壁スペーサ,且つ底面が前記半導体基板からなる溝部を形成する工程と、前記半導体基板上に、前記溝部の底面及び側面を覆うように、ゲート絶縁膜を堆積する工程と、前記溝部内にゲート電極を埋め込み形成する工程と、前記ゲート電極の側壁の前記側壁スペーサ及び前記ゲート絶縁膜を除去する工程と、前記側壁スペーサ及びゲート絶縁膜が除去されて形成される溝内に、前記ゲート絶縁膜よりも誘電率が低い低誘電率絶縁膜を埋め込む工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 29/78
, H01L 21/336
, H01L 29/423
, H01L 29/49
FI (3件):
H01L 29/78 301 G
, H01L 29/58 G
, H01L 29/78 301 P
前のページに戻る