特許
J-GLOBAL ID:201103007216597026

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 尾川 秀昭
公報種別:特許公報
出願番号(国際出願番号):特願平1-277929
公開番号(公開出願番号):特開平3-139858
特許番号:特許第2870054号
出願日: 1989年10月25日
公開日(公表日): 1991年06月14日
請求項(抜粋):
【請求項1】基板の表面部にトレンチを形成し、次いで、該トレンチをバイアスECRCVDにより形成した絶縁膜で埋め込み、次いで、その埋め込みの際に上記トレンチ外に形成された絶縁膜に水平戻しエッチングを施して、上記トレンチ上に形成された上記絶縁膜からなる溝の幅を広げ、その後、上記トレンチ内の上記絶縁膜をマスクして上記トレンチ外の絶縁膜を除去する半導体装置の製造方法であって、上記トレンチを形成する前に上記基板表面に上記絶縁膜に対するエッチングに対して耐エッチング性を有するエッチングストップ層を予め形成しておき、上記トレンチ内の絶縁膜をマスクして上記トレンチ外の絶縁膜を除去した後上記エッチングストップ層を除去することを特徴とする半導体装置の製造方法
IPC (3件):
H01L 21/76 ,  H01L 21/3065 ,  H01L 21/31
FI (3件):
H01L 21/76 L ,  H01L 21/31 C ,  H01L 21/302 B
引用特許:
審査官引用 (3件)
  • 特開昭63-257246
  • 特開昭63-080538
  • 特開昭62-224923

前のページに戻る