多相メモリ配列の読出回路

発明者：
出願人/特許権者：
公報種別：特許公告
出願番号（国際出願番号）：特願平1-037288
公開番号（公開出願番号）：特開平1-251383
出願日： 1989年02月16日
公開日（公表日）： 1989年10月06日
請求項（抜粋）：

【請求項1】複数ビットの並列入力データが異なる位相で書き込まれる複数のメモリ部分を有する多相メモリ配列の内容を読出す回路において、上記複数のメモリ部分の各々に設けられ、択一的にイネーブル信号を受けて、上記メモリ部分から読み出した並列データを直列データに変換して出力する複数のマルチプレクサと、該複数のマルチプレクサの出力端に接続され、上記択一的にイネーブル信号を受けた上記マルチプレクサからの直列データのみを通過させるゲート回路と、該ゲート回路の直列出力データを並列出力データに変換するデマルチプレクサと、上記マルチプレクサ及びデマルチプレクサを制御する制御器とを具えた多相メモリ配列の読出回路。

IPC (2件)：