特許
J-GLOBAL ID：201103008543528247
デジタル伝送システム用送受信機チップ
発明者：
,
,
,
出願人/特許権者：
,
代理人 (3件)：
矢野 敏雄
, 山崎 利臣
, 久野 琢也
公報種別：特許公報
出願番号（国際出願番号）：特願2000-568200
特許番号：特許第4340012号
出願日： 1999年08月24日
請求項（抜粋）：
【請求項1】 伝送経路のインピーダンスレプリカを使用してエコーを減衰する装置を有する、デジタル伝送システム用の送受信機チップ(RTC)において、
前記インピーダンスレプリカは、終端抵抗レプリカ(RT,RT)と、トランスレプリカ(RW1,RW2,LS,LXF)と、ブリッジドタップレプリカ(LBT,YBT,CBT)と、伝送線路レプリカ(RTL1,CTL1,RTL2,CTL2,RTL3,CTL3,RTL4)とから構成されており、
前記チップは、
チップ信号線路(TTIP)およびリング信号線路(TRING)を駆動するラインドライバ(LD)およびオンチップ減算器(SUB)を有しており、
前記トランスレプリカ(RW1,RW2,LS,LXF)および前記ブリッジドタップレプリカ(LBT,YBT,CBT)は、チップ搭載素子として配置されており、
前記のチップ信号線路(TTIP)およびリング信号線路(TRING)は、前記の終端抵抗レプリカ(RT,RT)を介してレプリカ伝送タップ線路(RTTIP)およびレプリカリング伝送線路(RTRING)にそれぞれ接続されており、
前記のトランスレプリカは、第1,2,3および第4端子を有しており、
前記の第1端子および第2端子は前記のレプリカ伝送タップ線路(RTTIP)およびレプリカリング伝送線路(RTRING)にそれぞれ接続されており、
前記の第2および第4端子は互いに接続されており、
前記のブリッジドタップレプリカ(LBT,YBT,CBT)および伝送線路レプリカ(RTL1,CTL1,RTL2,CTL2,RTL3,CTL3,RTL4)は、前記の第3および第4端子の間に接続されており、
前記ブリジッドタップレプリカ(LBT,YBT,CBT)は、前記の第3端子と第4端子との間に接続されている抵抗(YBT)と、インダクタンス(LBT)と、キャパシタンス(CBT)とを含み、
ここで当該のインダクタンス(LBT)、キャパシタンス(CBT)および抵抗(YBT)のうちの少なくとも1つは、ソフトウェアによって設定可能な調整可能な部材であり、
前記の減算器(SUB)は、第1入力側および第2入力側を有しており、
当該の第1入力側の2つの端子は、前記のトランスレプリカの第1および第2端子にオンチップ線路(RRTIP,RRRING)を介してそれぞれ接続されており、
前記の第2入力側の2つの端子は、前記の前記伝送システムの伝送ループ(L)の信号を受信するための線路に接続されていることを特徴とする、
デジタル伝送システム用の送受信機チップ(RTC)。
IPC (2件)：
H04B 3/20 ( 200 6.01)
, H04Q 1/56 ( 200 6.01)
