特許
J-GLOBAL ID：201103010192930463
炭化珪素半導体素子
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2010-026458
公開番号（公開出願番号）：特開2011-165861
出願日： 2010年02月09日
公開日（公表日）： 2011年08月25日
要約：
【課題】炭化珪素半導体素子において、素子抵抗、耐圧、電圧印加時のゲート絶縁膜中電界強度およびスイッチング損失の全てに渡って優れた特性を実現する。を提供することを目的とする。【解決手段】炭化珪素MOSFETの基本単位構造において、ウェル領域3のチャネル形成部3cのドーピング濃度は上面部で最小になり、ウェル領域3の底部のドーピング濃度はソース領域4の下の部分3aとチャネル形成部3cの下の部分3bとで同じである。JFET領域5のドーピング濃度をNJFET[/cm3]、基本単位構造におけるJFET領域5の最小幅をLJFET[μm]とそれぞれ定義すると、NJFET≧6×1015+3.8×1016×2LJFET-2.5、NJFET≦8×1015+1.4×1017×2LJFET-3.15、0.6μm≦2LJFET≦2μmの関係を充たす。【選択図】図1
請求項（抜粋）：
SiC基板と、
前記SiC基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の上部に選択的に形成された第2導電型のウェル領域と、
前記ウェル領域内に選択的に形成された第1導電型のソース領域と、
前記ドリフト層上部において前記ウェル領域に隣接し、当該ドリフト層の他の部分よりドーピング濃度の高い第1導電型のJFET領域と、
前記ドリフト層上にゲート絶縁膜を介して配設され、前記ソース領域、前記JFET領域およびその間の前記ウェル領域上に跨るゲート電極と
を有する基本単位構造を備え、
前記ウェル領域において、前記JFET領域と前記ソース領域との間の部分であるチャネル形成部のドーピング濃度は上面部で最小になり、前記ウェル領域の底部のドーピング濃度は前記ソース領域の下の部分と前記チャネル形成部の下の部分とで同じであり、
前記JFET領域のドーピング濃度をNJFET[/cm3]、基本単位構造における前記JFET領域の最小幅をLJFET[μm]とそれぞれ定義すると、
NJFET≧6×1015+3.8×1016×2LJFET-2.5
NJFET≦8×1015+1.4×1017×2LJFET-3.15
0.6μm≦2LJFET≦2μm
の関係を充たす
ことを特徴とする炭化珪素半導体素子。
IPC (2件)：
FI (3件)：
H01L29/78 652J
, H01L29/78 652T
, H01L29/78 652C
