特許

J-GLOBAL ID：201103010666978829

半導体装置及びその製造方法

発明者： 堀田 勝巳
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-065030
公開番号（公開出願番号）：特開2011-199060
出願日： 2010年03月19日
公開日（公表日）： 2011年10月06日
要約：

【課題】本発明は、電極表面を平坦化した高い信頼性を有する半導体装置およびその製造方法を提供することを目的とする。【解決手段】n形ベース層2と、n形ベース層2の表面に設けられたp形ベース領域3と、p形ベース領域3の表面に選択的に設けられたn形エミッタ領域4と、p形ベース領域3およびn形エミッタ領域4とゲート絶縁膜を介して対向するゲート電極5と、p形ベース領域3およびn形エミッタ領域4に電気的に接続されたエミッタ電極21と、エミッタ電極21の表面に形成された凹部31を埋め込んだ絶縁部材25と、エミッタ電極21と絶縁部材25との上に設けられたエミッタ電極23と、を備えたことを特徴とする半導体装置が提供される。【選択図】図1

請求項（抜粋）：

第1導電型の半導体層と、 前記半導体層の表面に設けられた第2導電型の第1半導体領域と、 前記第1半導体領域の表面に選択的に設けられた第1導電型の第2半導体領域と、 前記第1半導体領域および前記第2半導体領域とゲート絶縁膜を介して対向するゲート電極と、 前記第1半導体領域および前記第2半導体領域に電気的に接続された第1電極層と、 前記第1電極層の表面に形成された凹部を埋め込んだ絶縁部材と、 前記第1電極層と前記絶縁部材との上に設けられた第2電極層と、 を備えたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 29/41 ,  H01L 29/739 ,  H01L 29/417 ,  H01L 21/285 ,  H01L 21/336

FI (8件)：

H01L29/78 652M ,  H01L29/44 S ,  H01L29/78 653A ,  H01L29/78 655Z ,  H01L29/50 M ,  H01L21/285 S ,  H01L29/78 652Q ,  H01L29/78 658F

Fターム (19件)：

4M104BB02 ,  4M104BB36 ,  4M104CC01 ,  4M104DD08 ,  4M104DD37 ,  4M104DD52 ,  4M104DD53 ,  4M104EE08 ,  4M104EE15 ,  4M104EE18 ,  4M104FF06 ,  4M104FF16 ,  4M104FF18 ,  4M104FF22 ,  4M104FF27 ,  4M104GG06 ,  4M104GG09 ,  4M104GG18 ,  4M104HH12