特許

J-GLOBAL ID：201103011626257653

回路基板の製造方法および回路基板

発明者： 野元 章裕
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-177561
公開番号（公開出願番号）：特開2011-035037
出願日： 2009年07月30日
公開日（公表日）： 2011年02月17日
要約：

【課題】配線構造が積層化された回路基板において、回路特性の劣化を防止できる製造方法を提供する。【解決手段】基板1上に下層配線パターン3を形成し、下層配線パターン3を覆う状態で絶縁膜5を形成し、この絶縁膜5に下層配線パターン3を露出する開口部5aを形成する。絶縁膜5上に上層配線パターン7を形成し、その後下層配線パターン3と上層配線パターン7とを接続する接続材料パターン9を絶縁膜5の開口部5aの側壁に形成する。接続材料パターン9は、例えば有機半導体材料を用いて形成する。これにより、有機半導体材料からなる接続材料パターン9の劣化を防止した回路基板11-1が得られる。【選択図】図1

請求項（抜粋）：

基板上に下層配線パターンを形成する工程と、 前記下層配線パターンを覆う状態で前記基板上に絶縁膜を形成する工程と、 前記絶縁膜に前記下層配線パターンを露出する開口部を形成する工程と、 前記絶縁膜上に上層配線パターンを形成する工程と、 前記下層配線パターンと前記上層配線パターンとを接続する接続材料パターンを前記絶縁膜の開口部の側壁に形成する工程を行う 回路基板の製造方法。

IPC (7件)：

H01L 29/47 ,  H01L 29/872 ,  H01L 21/768 ,  H01F 41/04 ,  H01F 17/00 ,  H05K 1/09 ,  H05K 3/12

FI (7件)：

H01L29/48 F ,  H01L29/48 D ,  H01L21/90 A ,  H01F41/04 C ,  H01F17/00 D ,  H05K1/09 A ,  H05K3/12 610B

Fターム (60件)：

4E351AA02 ,  4E351AA13 ,  4E351AA14 ,  4E351AA16 ,  4E351BB01 ,  4E351BB23 ,  4E351BB31 ,  4E351BB49 ,  4E351CC11 ,  4E351DD60 ,  4E351GG06 ,  4M104AA09 ,  4M104AA10 ,  4M104BB08 ,  4M104BB36 ,  4M104CC01 ,  4M104CC03 ,  4M104DD07 ,  4M104DD12 ,  4M104DD20 ,  4M104DD51 ,  4M104DD78 ,  4M104GG03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5E062DD10 ,  5E070AA01 ,  5E070AB02 ,  5E070BA01 ,  5E070CB01 ,  5E070CB08 ,  5E070CB13 ,  5E343AA02 ,  5E343AA12 ,  5E343AA22 ,  5E343AA26 ,  5E343AA33 ,  5E343BB03 ,  5E343BB05 ,  5E343BB60 ,  5E343BB62 ,  5E343BB72 ,  5E343DD02 ,  5E343DD13 ,  5E343FF02 ,  5E343FF05 ,  5E343GG13 ,  5F033HH14 ,  5F033JJ14 ,  5F033KK14 ,  5F033NN11 ,  5F033NN30 ,  5F033NN32 ,  5F033PP26 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ73 ,  5F033RR27 ,  5F033VV08