特許

J-GLOBAL ID：201103012147843749

センサ及びセンサの製造方法

発明者： 佐藤 威友
出願人/特許権者： 国立大学法人北海道大学
代理人 (3件)： 長谷川 芳樹 ,  黒木 義樹 ,  鈴木 英彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-094012
公開番号（公開出願番号）：特開2011-226800
出願日： 2010年04月15日
公開日（公表日）： 2011年11月10日
要約：

【課題】製造コストが低いと共に、センサの特性のばらつきを抑制しながら、センサの感度を向上させることが可能なセンサ等を提供する。【解決手段】本発明に係るセンサ1は、半導体基板3と、半導体基板3上に設けられた半導体領域5と、半導体領域5の上面に設けられたソース電極7及びドレイン電極9と、半導体基板3の裏面3b上に設けられたバックゲート電極11とを備え、半導体基板3と半導体領域5とはpn接合Jを構成し、半導体領域5の上面5uの少なくとも一部5eには、複数の孔部15が形成されており、複数の孔部15は、それぞれ、半導体領域5の上面5uから半導体基板3に向かって延びると共に、半導体基板3には至っておらず、半導体領域5の上面5uの少なくとも一部5e及び複数の孔部15の側面15sは、オープンゲート5gを構成していることを特徴とする。【選択図】図3

請求項（抜粋）：

電界効果トランジスタ型のセンサであって、 第1導電型半導体基板と、 前記第1導電型半導体基板の主面上に設けられた第2導電型半導体領域と、 前記第2導電型半導体領域の上面又は側面に設けられたソース電極と、 前記ソース電極と離間するように前記第2導電型半導体領域の上面又は側面に設けられたドレイン電極と、 前記第1導電型半導体基板の裏面上に設けられたバックゲート電極と、 を備え、 前記第1導電型半導体基板と前記第2導電型半導体領域とはpn接合を構成し、 前記第2導電型半導体領域の上面の少なくとも一部は、前記ソース電極及び前記ドレイン電極によって覆われておらず、 前記第2導電型半導体領域の上面の前記少なくとも一部には、複数の孔部が形成されており、 前記複数の孔部は、それぞれ、前記第2導電型半導体領域の上面から前記第1導電型半導体基板に向かって延びると共に、前記第1導電型半導体基板には至っておらず、 前記第2導電型半導体領域の上面の前記少なくとも一部及び前記複数の孔部の側面は、オープンゲートを構成していることを特徴とするセンサ。

IPC (2件)：

G01N 27/414 ,  G01N 27/00

FI (6件)：

G01N27/30 301U ,  G01N27/30 301V ,  G01N27/30 301W ,  G01N27/30 301X ,  G01N27/30 301Y ,  G01N27/00 J

Fターム (13件)：

2G060AA01 ,  2G060AA07 ,  2G060AE17 ,  2G060AE19 ,  2G060AF07 ,  2G060AG06 ,  2G060AG08 ,  2G060BA07 ,  2G060DA01 ,  2G060DA12 ,  2G060DA31 ,  2G060JA01 ,  2G060JA06