特許

J-GLOBAL ID：201103012581894220

メモリシステム

発明者： 斉藤 功治 ,  西山 隆英
出願人/特許権者： 株式会社東芝
代理人 (19件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2009-288316
公開番号（公開出願番号）：特開2011-128984
出願日： 2009年12月18日
公開日（公表日）： 2011年06月30日
要約：

【課題】2値領域と多値領域との間のデータ転送を効率的に行う。【解決手段】メモリシステム30は、ページ単位で書き込みが行われ、かつ、1ビットを記憶単位とする第1の記憶領域と、nビット(nは2以上の整数)を記憶単位とする第2の記憶領域とを有する不揮発性メモリ32と、第1の記憶領域から読み出された読み出しデータと、外部から入力された入力データとを結合してnページからなる書き込みデータを生成し、この書き込みデータを第2の記憶領域に書き込む制御部31とを含む。【選択図】 図1

請求項（抜粋）：

ページ単位で書き込みが行われ、かつ、1ビットを記憶単位とする第1の記憶領域と、nビット(nは2以上の整数)を記憶単位とする第2の記憶領域とを有する不揮発性メモリと、 前記第1の記憶領域から読み出された読み出しデータと、外部から入力された入力データとを結合してnページからなる書き込みデータを生成し、この書き込みデータを前記第2の記憶領域に書き込む制御部と、 を具備することを特徴とするメモリシステム。

IPC (6件)：

G06F 12/00 ,  G11C 16/02 ,  G11C 16/06 ,  G06F 12/06 ,  G06F 12/16 ,  G06F 12/02

FI (12件)：

G06F12/00 560A ,  G11C17/00 611G ,  G11C17/00 641 ,  G11C17/00 639C ,  G11C17/00 613 ,  G11C17/00 601T ,  G06F12/00 597U ,  G06F12/00 560B ,  G06F12/06 525C ,  G06F12/16 320F ,  G06F12/02 530C ,  G06F12/06 522A

Fターム (30件)：

5B018GA02 ,  5B018HA14 ,  5B018MA24 ,  5B018NA06 ,  5B018QA15 ,  5B060CA18 ,  5B060CB00 ,  5B060MM03 ,  5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125DA03 ,  5B125DB02 ,  5B125DB08 ,  5B125DB18 ,  5B125DB19 ,  5B125DE08 ,  5B125DE11 ,  5B125DE14 ,  5B125DE15 ,  5B125DE20 ,  5B125EA05 ,  5B125EE19 ,  5B125EF02 ,  5B125EF03 ,  5B125EK01 ,  5B125EK02 ,  5B125EK07 ,  5B125FA01 ,  5B125FA06