特許
J-GLOBAL ID:201103012979066882
不揮発性半導体記憶装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
伊丹 勝
, 田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2009-253324
公開番号(公開出願番号):特開2011-100505
出願日: 2009年11月04日
公開日(公表日): 2011年05月19日
要約:
【課題】書き込み動作と消去動作との干渉を防止し、誤書き込みの発生を抑制した不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置は、互いに交差する複数の第1及び第2の配線の各交差部に設けられ同一極性の電圧印加によってデータの書き込みと消去を行う複数のメモリセルからなるメモリセルアレイと、選択された第1及び第2の配線を介してメモリセルに対してセットパルス/リセットパルスを供給する書き込み回路とを備え、リセットパルスの電圧の大きさ及び電圧印加時間の組み合わせの集合であるリセット領域は、電圧の大きさ及び電圧印加時間の関係が負の相関関係を持つ領域であり、書き込み回路は、消去動作時、リセットパルスを、その電圧の大きさ及び電圧印加時間をリセット領域の範囲内で増減させながら、選択メモリセルに対してデータが消去されるまで繰り返し供給する。【選択図】図5
請求項(抜粋):
互いに交差する複数の第1及び第2の配線、並びにこれら第1及び第2の配線の各交差部に設けられ同一極性の電圧印加によってデータの書き込みと消去を行う複数のメモリセルからなるメモリセルアレイと、
前記第1及び第2の配線を選択し、これら選択された第1及び第2の配線を介して前記メモリセルに対してセットパルス/リセットパルスを供給する書き込み回路と
を備え、
前記リセットパルスの電圧の大きさ及び電圧印加時間の組み合わせの集合であるリセット領域は、前記電圧の大きさ及び電圧印加時間の関係が負の相関関係を持つ領域であり、
前記書き込み回路は、消去動作時、前記リセットパルスを、その電圧の大きさ及び電圧印加時間を前記リセット領域の範囲内で増減させながら、前記選択メモリセルに対してデータが消去されるまで繰り返し供給する
ことを特徴とする不揮発性半導体記憶装置。
IPC (5件):
G11C 13/00
, H01L 27/10
, H01L 27/105
, H01L 45/00
, H01L 49/00
FI (6件):
G11C13/00 A
, H01L27/10 451
, H01L27/10 448
, H01L45/00 A
, H01L45/00 Z
, H01L49/00 Z
Fターム (13件):
5F083FZ10
, 5F083GA15
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA45
, 5F083JA60
, 5F083LA04
, 5F083LA05
, 5F083LA06
, 5F083LA10
前のページに戻る