特許

J-GLOBAL ID：201103015869921352

半導体集積回路装置

発明者： 松井 義徳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-042300
公開番号（公開出願番号）：特開2000-243079
特許番号：特許第3214484号
出願日： 1999年02月19日
公開日（公表日）： 2000年09月08日
請求項（抜粋）：

【請求項1】 複数のバンクからなる主記憶部とキャッシュメモリとして機能する副記憶部とを有し、前記複数のバンクの何れかを選択的に活性化して前記主記憶部と前記副記憶部との間で双方向のデータ転送が可能なように構成された半導体集積回路装置であって、前記副記憶部は、行および列のマトリックス状に配列され、外部および前記主記憶部とのデータ転送をそれぞれ行うための第1および第2のデータ入出力部を有する複数のメモリセルと、所定数のメモリセルの集合を単位として設けられ、該所定数のメモリセルの前記第1のデータ入出力部が接続された複数の副データ線と、前記複数の副データ線にそれぞれ設けられ、所定のアドレス信号に基づいて選択的に導通制御される複数のスイッチ回路と、前記複数のスイッチ回路を介して前記複数の副データ線に接続され、前記外部と前記複数のメモリセルとの間のデータ転送を行うための主データ線と、を備え、前記複数のスイッチ回路のうち導通制御されないスイッチ回路が設けられた副データ線に接続されるメモリセルは、すべて非選択状態とされることを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 11/401 ,  G11C 11/407 ,  G11C 11/41 ,  H01L 27/10 461

FI (6件)：

H01L 27/10 461 ,  G11C 11/34 371 Z ,  G11C 11/34 345 ,  G11C 11/34 362 H ,  G11C 11/34 362 S ,  G11C 11/34 K