特許
J-GLOBAL ID：201103016332807118
不揮発性半導体記憶装置及びその書き換え方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
政木 良文
公報種別：特許公報
出願番号（国際出願番号）：特願2008-024514
公開番号（公開出願番号）：特開2008-123690
特許番号：特許第4203532号
出願日： 2008年02月04日
公開日（公表日）： 2008年05月29日
請求項（抜粋）：
【請求項1】 2端子構造の可変抵抗素子であって、一方端子を基準とする他方端子への電圧印加を少なくとも正負何れか一方の極性で行った場合に、2端子間の電流電圧特性で規定される抵抗特性が、低抵抗状態と高抵抗状態の安定的に取り得る2つの抵抗特性間を遷移可能であり、前記抵抗特性が低抵抗状態から高抵抗状態に遷移するのに必要な印加電圧の絶対値の下限値である第1閾値電圧が、前記抵抗特性が高抵抗状態から低抵抗状態に遷移するのに必要な印加電圧の絶対値の下限値である第2閾値電圧より低電圧である可変抵抗素子を備えてなる不揮発性半導体記憶装置であって、
前記可変抵抗素子の記憶状態が、前記抵抗特性が低抵抗状態と高抵抗状態の何れであるかによって定まり、前記可変抵抗素子の一方端子を基準とする他方端子への同一極性の電圧印加によって、前記抵抗特性が低抵抗状態と高抵抗状態間で遷移することで書き換え可能であり、
前記可変抵抗素子の記憶状態の書き換え時における前記可変抵抗素子の両端子間への電圧印加を実行するための負荷回路が、書き換え対象の前記可変抵抗素子と電気的に直列接続可能に設けられ、
前記負荷回路の電流電圧特性で規定される負荷抵抗特性が、2つの異なる負荷抵抗特性間で切り換え可能に構成され、
書き換え対象の前記可変抵抗素子の前記抵抗特性が、低抵抗状態から高抵抗状態に遷移する場合と高抵抗状態から低抵抗状態に遷移する場合で、前記負荷回路の前記2つの負荷抵抗特性が選択的に切り換り、
前記可変抵抗素子の前記抵抗特性を低抵抗状態から高抵抗状態に遷移させる場合の前記2つの負荷抵抗特性の一方の第1負荷抵抗特性が、前記抵抗特性が低抵抗状態にある前記可変抵抗素子と前記負荷回路の直列回路の両端に、前記可変抵抗素子と前記負荷回路の抵抗分圧によって前記可変抵抗素子の両端子間の印加電圧の絶対値が前記第1閾値電圧となるように第1臨界電圧を印加した状態で、前記可変抵抗素子の前記抵抗特性が高抵抗状態に遷移した場合の前記可変抵抗素子の両端子間の印加電圧の絶対値が前記第2閾値電圧より低電圧の第2素子電圧となる特性であり、
前記可変抵抗素子の前記抵抗特性を高抵抗状態から低抵抗状態に遷移させる場合の前記2つの負荷抵抗特性の他方の第2負荷抵抗特性が、前記抵抗特性が高抵抗状態にある前記可変抵抗素子と前記負荷回路の直列回路の両端に、前記可変抵抗素子と前記負荷回路の抵抗分圧によって前記可変抵抗素子の両端子間の印加電圧の絶対値が前記第2閾値電圧となるように前記第1臨界電圧と同極性の第2臨界電圧を印加した状態で、前記可変抵抗素子の前記抵抗特性が低抵抗状態に遷移した場合の前記可変抵抗素子の両端子間の印加電圧の絶対値が前記第1閾値電圧より低電圧の第1素子電圧となる特性であり、
前記可変抵抗素子の前記抵抗特性が低抵抗状態における両端子間の電圧が前記第1閾値電圧のときの電流の絶対値を第1閾値電流とし、前記第1素子電圧のときの電流の絶対値を第1素子電流とし、
前記可変抵抗素子の前記抵抗特性が高抵抗状態における両端子間の電圧が前記第2閾値電圧のときの電流の絶対値を第2閾値電流とし、前記第2素子電圧のときの電流の絶対値を第2素子電流とし、
前記第2閾値電圧と前記第1閾値電圧の差分を前記第1閾値電流と前記第2閾値電流の差分で除した抵抗値を臨界抵抗値とし、
前記第1負荷抵抗特性を、前記第2素子電圧と前記第1閾値電圧の差分を前記第1閾値電流と前記第2素子電流の差分で除した第1抵抗値で表し、
前記第2負荷抵抗特性を、前記第2閾値電圧と前記第1素子電圧の差分を前記第1素子電流と前記第2閾値電流の差分で除した第2抵抗値で表した場合、
前記第1抵抗値が前記臨界抵抗値より低抵抗で、且つ、前記第2抵抗値が前記臨界抵抗値より高抵抗であり、
前記可変抵抗素子の前記抵抗特性を低抵抗状態から高抵抗状態に遷移させる場合に、前記抵抗特性が低抵抗状態にある前記可変抵抗素子と前記負荷回路の直列回路の両端に印加する所定のパルス幅の第1電圧パルスの電圧振幅の絶対値が、前記第1臨界電圧の絶対値より高電圧に設定され、
前記可変抵抗素子の前記抵抗特性を高抵抗状態から低抵抗状態に遷移させる場合に、前記抵抗特性が高抵抗状態にある前記可変抵抗素子と前記負荷回路の直列回路の両端に印加する所定のパルス幅の第2電圧パルスの電圧振幅の絶対値が、前記第2臨界電圧の絶対値より高電圧に設定され、前記第2電圧パルスのパルス幅が、前記第2電圧パルスの印加期間における前記第1閾値電圧が、前記第1素子電圧より高電圧となるように設定され、
前記第1電圧パルスと前記第2電圧パルスが前記直列回路の両端の何れか一方を基準として同極性であることを特徴とする不揮発性半導体記憶装置。
IPC (1件)：
FI (1件)：
前のページに戻る
