特許
J-GLOBAL ID：201103017276959445

半導体記憶装置及びその試験方法

発明者：
首 藤 晋

首 藤 晋 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (4件)： 佐藤 一雄 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘
公報種別：特許公報
出願番号（国際出願番号）：特願平11-260999
公開番号（公開出願番号）：特開2001-085634
特許番号：特許第3884193号
出願日： 1999年09月14日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：
【請求項1】 強誘電体キャパシタを含むメモリセルを有する半導体記憶装置の試験方法において、前記半導体記憶装置に書き込み試験を行う工程と、前記強誘電体キャパシタに残留する残留分極量の絶対値が通常動作において残留する残留分極量の絶対値よりも小さくなるように残留分極を除去する工程と、を備え、前記残留分極を除去する工程では、全てのメモリセルに同一のデータを書き込む工程と、残留分極を除去するブロック内において、前記メモリセルに接続されたビット線を0ボルトに設定し、前記メモリセルに接続されたプレート線に通常の書き込み時より低い残留分極除去用プレート線電圧を一定時間印加する工程と、を有し、前記残留分極除去用プレート線電圧は、前記強誘電体キャパシタの抗電圧と同一、又はこの抗電圧より高いことを特徴とする半導体記憶装置の試験方法。
IPC (3件)：
H01L 27/10 ( 200 6.01) ,  H01L 21/8246 ( 200 6.01) ,  H01L 27/105 ( 200 6.01)
FI (3件)：
H01L 27/10 481 ,  H01L 27/10 444 A ,  H01L 27/10 444 B
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM