特許

J-GLOBAL ID：201103017323009663

パターン発生方法・パターン発生器・メモリ試験装置

発明者： 津藤 勝
出願人/特許権者： 株式会社アドバンテスト
代理人 (4件)： 中尾 直樹 ,  中村 幸雄 ,  草野 卓 ,  稲垣 稔
公報種別：特許公報
出願番号（国際出願番号）：特願平11-335637
公開番号（公開出願番号）：特開2001-155496
特許番号：特許第4435915号
出願日： 1999年11月26日
公開日（公表日）： 2001年06月08日
請求項（抜粋）：

【請求項1】被試験メモリに書き込むバイト単位の並列パターンデータを被試験メモリの内部で発生するバーストアドレスの順序に配列して構成された並列パターンデータを発生するパターンデータ生成手段と、このパターンデータ生成手段が出力する並列パターンデータ列をバイト単位でマスクするマスクデータを並列信号形式で発生するマスクデータ生成手段とを具備して構成されるパターン発生器において、 被試験メモリの内部で発生するバーストアドレスを生成するバーストアドレス生成手段を設け、このバーストアドレス生成手段が生成したバーストアドレスにより上記並列マスクデータを直列信号に変換し、この直列信号に変換した直列マスクデータの論理値に応じて上記並列パターンデータの各バイトの論理値の極性を決定し、この極性が決定された並列パターンデータにより期待値データを生成することを特徴とするパターン発生方法。

IPC (2件)：

G11C 29/10 ( 200 6.01) ,  G01R 31/28 ( 200 6.01)

FI (3件)：

G11C 29/00 657 B ,  G11C 29/00 657 E ,  G01R 31/28 B