特許
J-GLOBAL ID:201103018089035805
蓄電素子の制御装置
発明者:
出願人/特許権者:
代理人 (3件):
水野 勝文
, 井出 真
, 須澤 洋
公報種別:公開公報
出願番号(国際出願番号):特願2010-015689
公開番号(公開出願番号):特開2011-155774
出願日: 2010年01月27日
公開日(公表日): 2011年08月11日
要約:
【課題】 蓄電素子のバイパス処理を行う場合において、バイパス処理された蓄電素子の劣化を抑制する。【解決手段】 各蓄電素子(10)に対して並列に接続され、各蓄電素子を放電させる放電回路(20)と、各蓄電素子に対応して設けられており、対応する蓄電素子を他の蓄電素子との接続から外すバイパス処理を行うバイパス回路(41,42,43)と、放電回路およびバイパス回路の動作を制御するコントローラ(51,52)と、を有する。コントローラは、各蓄電素子の劣化状態に応じて特定された蓄電素子に対して、バイパス回路によるバイパス処理を行わせ、バイパス処理が行われた蓄電素子の蓄電状態を示す値が基準値よりも大きいときには、バイパス処理が行われた蓄電素子に対して、放電回路による放電を行わせる。【選択図】 図1
請求項(抜粋):
電気的に直列に接続された複数の蓄電素子の入出力を制御する制御装置であって、
前記各蓄電素子に対して並列に接続され、前記各蓄電素子を放電させる放電回路と、
前記各蓄電素子に対応して設けられており、対応する前記蓄電素子を他の前記蓄電素子との接続から外すバイパス処理を行うバイパス回路と、
前記放電回路および前記バイパス回路の動作を制御するコントローラと、を有し、
前記コントローラは、
前記各蓄電素子の劣化状態に応じて特定された前記蓄電素子に対して、前記バイパス回路による前記バイパス処理を行わせ、
前記バイパス処理が行われた前記蓄電素子の蓄電状態を示す値が基準値よりも大きいときには、前記バイパス処理が行われた前記蓄電素子に対して、前記放電回路による放電を行わせる、
ことを特徴とする制御装置。
IPC (5件):
H02J 7/02
, H02J 7/00
, H01M 10/42
, H01M 10/44
, H01M 10/48
FI (5件):
H02J7/02 H
, H02J7/00 Y
, H01M10/42 P
, H01M10/44 P
, H01M10/48 P
Fターム (34件):
5G503BA03
, 5G503BB02
, 5G503BB03
, 5G503CA16
, 5G503CA20
, 5G503CB11
, 5G503CC04
, 5G503DA07
, 5G503EA09
, 5G503FA19
, 5G503HA01
, 5H030AA06
, 5H030AS06
, 5H030BB01
, 5H030BB21
, 5H030FF41
, 5H115PA08
, 5H115PC06
, 5H115PG04
, 5H115PI14
, 5H115PI16
, 5H115PI29
, 5H115PU10
, 5H115PU25
, 5H115PV02
, 5H115PV09
, 5H115SE06
, 5H115TI02
, 5H115TI05
, 5H115TI06
, 5H115TI09
, 5H115TO05
, 5H115TR19
, 5H115TU11
前のページに戻る