特許
J-GLOBAL ID：201103018505160185
デッドロック検出処理方式
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小笠原 吉義 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-068814
公開番号（公開出願番号）：特開平2-247770
特許番号：特許第2825839号
出願日： 1989年03月20日
公開日（公表日）： 1990年10月03日
請求項（抜粋）：
【請求項1】それぞれローカルメモリ(16)を持つ複数のプロセッサモジュール(11)と,これらの各プロセッサモジュールにバス結合される共用メモリ(10)とを備えたマルチプロセッサシステムによるデータベース処理におけるデッドロック検出処理方式において,各プロセッサモジュールのローカルメモリ上に,その各プロセッサモジュール内で動作しているトランザクション間の待ち関係を示す有向グラフ情報(17)を保持する手段と,上記共用メモリ上に,異なるプロセッサモジュールでそれぞれ動作するトランザクション間の待ち関係を示す有向グラフ情報(14)を保持する手段と,ローカルなデッドロック検出と,グローバルなデッドロック検出とを分離し,ローカルメモリおよび共用メモリ上の上記有向グラフ情報に従って待ち関係を追跡することによりデッドロックを検出する手段とを備えたことを特徴とするデッドロック検出処理方式。
IPC (4件)：
G06F 15/16 470
, G06F 9/46 340
, G06F 11/30 305
, G06F 12/00 535
G06F 15/16 470 A
, G06F 9/46 340 G
, G06F 11/30 305 G
, G06F 12/00 535 A
