特許
J-GLOBAL ID：201103018815238079
半導体装置の素子分離領域形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：特許公報
出願番号（国際出願番号）：特願平11-116005
公開番号（公開出願番号）：特開2000-306908
特許番号：特許第3478991号
出願日： 1999年04月23日
公開日（公表日）： 2000年11月02日
請求項（抜粋）：
【請求項1】半導体基板上全面に、第1のSiO2膜、第1のSiN膜を順次形成し、続いて、素子分離領域となる領域の前記第1のSiN膜を除去する工程と、選択酸化により第1の絶縁膜を形成し、続いて、前記第1の絶縁膜を除去する工程と、第2のSiO2膜を形成した後に、第2のSiN膜を形成し、続いて、前記第2のSiN膜を異方性エッチングにより除去する工程と、選択酸化により第2の絶縁膜を形成し、続いて、表面のSiO2膜および全てのSiN膜を除去する工程とを含む、半導体基板上にSPOT LOCOS法を用いて素子分離領域を形成する半導体装置の素子分離領域形成方法であって、前記第2のSiN膜の膜厚を0.06〜0.08μmとして、前記表面のSiO2膜および全てのSiN膜を除去する工程で、前記第2のSiN膜残りが発生しないで、かつ前記第2の絶縁膜にくぼみが発生しないで前記第2のSiN膜を除去できるようにすることを特徴とする半導体装置の素子分離領域形成方法。
IPC (2件)：
FI (2件)：
H01L 21/94 A
, H01L 21/76 M
