特許
J-GLOBAL ID：201103019309671739
マイクロコンピュータのリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-054434
公開番号（公開出願番号）：特開平2-232712
特許番号：特許第2702768号
出願日： 1989年03月06日
公開日（公表日）： 1990年09月14日
請求項（抜粋）：
【請求項1】入力された電圧を所定のスレッショルドレベルでレベル弁別し、通常モードにおいて入力された電圧がスレッショルドレベル以下になった場合には、通常モードから即座にまたは待避動作等の所定の処理をした後もしくはこの処理をするための所定時間経過後に省電力で記憶内容を保持するバックアップモードに入るためのバックアップ検出端子、および、入力された電圧を所定のスレッショルドレベルでレベル弁別し、通常モードがバックアップモードかに応じて初期化する記憶内容を変え、通常モードにおいて入力された電圧がスレッショルドレベル以下になった場合には、待避動作等の所定の処理をせずに記憶内容を初期化して起動し、バックアップモードにおいて入力された電圧がスレッショルドレベル以下になった場合には、バックアップモードに入る時点の記憶内容に戻って起動するリセット端子を備えるメモリバックアップ機能を有するマイクロコンピュータをバックアップ電源によって電力付勢し、直流電圧出力を電源回路からマイクロコンピュータのバックアップ検出端子に与えるとともに、電源回路の出力電圧の所定の上昇率を検出し、リセット端子のスレッショルドレベル以下となる1ショットのパルスをパルス発生回路からマイクロコンピュータのリセット端子に与えるようにしたマイクロコンピュータのリセット回路において、マイクロコンピュータが通常モードかバックアップモードかのいづれであるかを検出し、通常モードにあってはパルス発生回路のパルス発生を阻止し、バックアップモードにあってはパルス発生回路にリセット端子のスレッショルドレベル以下となるパルスを発生させるバックアップ動作判別回路を含むことを特徴とするマイクロコンピュータのリセット回路。
IPC (1件)：
FI (1件)：
前のページに戻る
