特許
J-GLOBAL ID:201103019618525682
電界効果トランジスタ及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
新居 広守
公報種別:公開公報
出願番号(国際出願番号):特願2010-044748
公開番号(公開出願番号):特開2011-181702
出願日: 2010年03月01日
公開日(公表日): 2011年09月15日
要約:
【課題】デバイス特性を維持し、ゲートリーク電流を低減できる電界効果トランジスタ及びその製造方法を提供する。【解決手段】本発明に係る電界効果トランジスタ100は、III-V族窒化物半導体層構造と、半導体層構造上に離間して形成されたソース電極105及びドレイン電極106と、ソース電極105及びドレイン電極106の間に形成されたゲート電極108と、ソース電極105上及びドレイン電極106上に形成された電極保護膜107と、半導体層構造上に、ソース電極105、ドレイン電極106、ゲート電極108及び電極保護膜107の上面の少なくとも一部を覆うように形成され、半導体層構造を保護する第1のパッシベーション膜109を備え、第1のパッシベーション膜109は、所定の材料に対して化学的に活性であり、電極保護膜107は、所定の材料に対して化学的に不活性な金属である。【選択図】図1
請求項(抜粋):
ヘテロ接合を含むIII-V族窒化物半導体層構造と、
前記半導体層構造上に離間して形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の間に形成されたゲート電極と、
前記ソース電極上及び前記ドレイン電極上に形成された電極保護膜と、
前記半導体層構造上に、前記ソース電極、前記ドレイン電極、前記ゲート電極及び前記電極保護膜の上面の少なくとも一部を覆うように形成され、前記半導体層構造を保護する複数の膜からなるパッシベーション膜とを備え、
前記パッシベーション膜は、所定の材料に対して化学的に活性であり、
前記電極保護膜は、前記所定の材料に対して化学的に不活性な金属である
電界効果トランジスタ。
IPC (6件):
H01L 21/338
, H01L 29/812
, H01L 29/778
, H01L 21/283
, H01L 29/41
, H01L 21/768
FI (6件):
H01L29/80 F
, H01L29/80 H
, H01L29/80 U
, H01L21/283 C
, H01L29/44 Y
, H01L21/90 A
Fターム (56件):
4M104AA04
, 4M104BB05
, 4M104BB14
, 4M104DD35
, 4M104DD52
, 4M104DD68
, 4M104EE06
, 4M104EE12
, 4M104EE14
, 4M104EE17
, 4M104FF10
, 4M104FF13
, 4M104GG12
, 5F033GG02
, 5F033HH07
, 5F033HH13
, 5F033HH18
, 5F033JJ07
, 5F033JJ13
, 5F033JJ18
, 5F033KK01
, 5F033KK08
, 5F033KK13
, 5F033KK18
, 5F033MM05
, 5F033QQ09
, 5F033QQ11
, 5F033QQ37
, 5F033RR01
, 5F033RR05
, 5F033RR06
, 5F033XX18
, 5F102FA03
, 5F102GB01
, 5F102GB02
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ05
, 5F102GJ10
, 5F102GL10
, 5F102GM04
, 5F102GQ01
, 5F102GR04
, 5F102GS01
, 5F102GS04
, 5F102GS06
, 5F102GT03
, 5F102GV05
, 5F102GV06
, 5F102GV08
, 5F102GV09
, 5F102HC01
, 5F102HC11
前のページに戻る