特許

J-GLOBAL ID：201103022375180194

リング型ネットワークシステム

発明者： 波多野 茜 ,  増濱 和生
出願人/特許権者： 三菱電機株式会社
代理人 (4件)： 大岩 増雄 ,  児玉 俊英 ,  竹中 岑生 ,  村上 啓吾
公報種別：公開公報
出願番号（国際出願番号）：特願2009-263533
公開番号（公開出願番号）：特開2011-109491
出願日： 2009年11月19日
公開日（公表日）： 2011年06月02日
要約：

【課題】リング型ネットワークシステムの全通信ノードが自ノードの送信周期タイミングを持ち、フレームを送信するため、ネットワークに対してはデータが非同期となる問題があった。【解決手段】リング型ネットワークシステムにおいて、複数の通信ノードのうち、ある1つの通信ノードをマスタノード100-1としてネットワーク内の全通信ノードを制御し、マスタノード以外の他の通信ノードはスレーブノード100-nとしてマスタノードから送信される送信周期情報によりデータ送信を同期制御されるよう構成され、マスタノードに障害が発生して送信周期情報が送信されない場合も、スレーブノードは記憶した送信周期情報に基づき、ある所定期間は通信データの同期を取ったまま、通信を継続することができるようにした。【選択図】図4

請求項（抜粋）：

複数の通信ノードがネットワークの伝送路を介してリング状に接続されたリング型ネットワークシステムにおいて、 上記複数の通信ノードのうち、ある1つの通信ノードをマスタノードとしてネットワーク内の全通信ノードを制御し、上記マスタノード以外の他の通信ノードはスレーブノードとして上記マスタノードによりデータ送信を制御されるよう構成され、 上記マスタノードは、ネットワーク上に送信するフレームを生成するフレーム生成部、上記フレームを送信する出力部、上記フレームを送信する周期を生成する送信周期情報生成部、上記送信周期情報生成部から得られた送信周期に従って上記フレーム生成部にフレームの送信指示を行なう送信周期生成部、上記スレーブノードからのフレームを受信する入力部、上記受信したフレームを一時格納するバッファメモリ、上記バッファメモリに格納されたフレームの中のデータを保存するデータ保存メモリ、上記データ保存メモリに上記データを書き込み制御するメモリ書き込み制御部を備え、 上記スレーブノードは、上記ネットワークから送信されてくるフレームを受信する入力部、上記受信したフレームを一時格納するバッファメモリ、上記バッファメモリに格納されたフレームの中の受信データを保存するデータ保存メモリ、上記データ保存メモリに上記受信データを書き込み制御するメモリ書き込み制御部、上記フレームを次ノードに中継処理する中継部、自ノードにおけるデータを生成するデータ生成部、上記データ生成部で生成されたデータを格納するデータ保存メモリ、データ送信を指示されてから上記データ保存メモリからデータを読み出すメモリ読み出し制御部、上記メモリ読み出し制御部で読み出されたデータのフレームを生成し送信処理するフレーム生成部、上記送信処理と上記中継処理が競合した際に上記処理を選択出力する送信選択部、上記送信選択部で選択されたフレームを送信する出力部、上記マスタノードから送信されたフレームの送信周期の情報を記憶し、上記マスタノードから送信指示を受信できなかった場合に、自ノードで上記記憶した送信周期に従ってフレームの送信タイミングを生成する送信周期生成部を備え、 上記スレーブノードは、上記マスタノードから送信されるフレームの送信周期に基づいて、全てのスレーブノードが同期してデータ通信を行なうと共に、上記マスタノードが障害によりフレームを送信できなくなった場合でも、ある一定期間は通信データの同期を取ったままスレーブノードが通信できるようにしたリング型ネットワークシステム。

IPC (1件)：

H04L 12/423

FI (1件)：

H04L12/423

Fターム (4件)：

5K031AA01 ,  5K031AA08 ,  5K031CB19 ,  5K031DA02