特許
J-GLOBAL ID:201103023229159503
半導体装置の作製方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2010-197001
公開番号(公開出願番号):特開2011-077514
出願日: 2010年09月02日
公開日(公表日): 2011年04月14日
要約:
【課題】酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が0Vにできるだけ近い正のしきい値電圧でチャネルが形成される構造の作製方法を提供することを課題の一つとする。【解決手段】第1の熱処理によって脱水化または脱水素化させた酸化物半導体層を有する、薄膜トランジスタを覆うように保護絶縁層を形成し、第1の熱処理より低い温度で、昇温と降温を複数回繰り返す第2の熱処理を行うことによって、チャネル長に依存せず、酸化物半導体層を有する薄膜トランジスタのゲート電圧が0Vにできるだけ近い正のしきい値電圧でチャネルが形成される薄膜トランジスタを作製することができる。【選択図】図1
請求項(抜粋):
絶縁表面を有する基板上に、ゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を形成した後、第1の熱処理を行い、
前記酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する保護絶縁層を形成し、
前記保護絶縁層を形成した後、昇温と降温を複数回繰り返す第2の熱処理を行い、
前記第2の熱処理は、前記第1の熱処理より低い温度で行うことを特徴とする半導体装置の作製方法。
IPC (4件):
H01L 21/336
, H01L 29/786
, H05B 33/14
, H01L 51/50
FI (4件):
H01L29/78 627F
, H01L29/78 618B
, H05B33/14 Z
, H05B33/14 A
Fターム (80件):
3K107AA01
, 3K107AA07
, 3K107AA08
, 3K107AA09
, 3K107BB01
, 3K107CC14
, 3K107CC33
, 3K107EE03
, 3K107FF15
, 3K107FF17
, 5F110AA01
, 5F110AA08
, 5F110AA14
, 5F110BB02
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD07
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE15
, 5F110EE30
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110GG01
, 5F110GG14
, 5F110GG22
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG43
, 5F110GG57
, 5F110GG58
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK22
, 5F110HK42
, 5F110HL01
, 5F110HL07
, 5F110HL09
, 5F110HL23
, 5F110HL27
, 5F110NN03
, 5F110NN04
, 5F110NN05
, 5F110NN12
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN25
, 5F110NN27
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN40
, 5F110NN71
, 5F110NN72
, 5F110PP01
, 5F110PP02
, 5F110PP10
, 5F110PP13
, 5F110PP35
, 5F110QQ09
, 5F110QQ19
引用特許:
前のページに戻る