特許
J-GLOBAL ID：201103023985869859
自動リセット方法および回路
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：特許公報
出願番号（国際出願番号）：特願平11-015532
公開番号（公開出願番号）：特開2000-217243
特許番号：特許第3157799号
出願日： 1999年01月25日
公開日（公表日）： 2000年08月04日
請求項（抜粋）：
【請求項1】入力電圧を入力又は遮断するブレーカ、逆流防止ダイオード、及びモニタ信号を作り出すための分圧抵抗からなり、外部装置からの入力電圧のモニタ信号を出力する入力電圧モニタ回路と、前記モニタ信号とリファレンス電圧とを比較するOPアンプ、及びリファレンス電源からなり、前記モニタ信号により、入力電圧が入力電圧規格を満足しているか規格以下かを判断し、判断結果を入力電圧低下検出信号として出力する入力電圧低下検出回路と、出力電圧オン/オフラッチ信号を作り出すためのサイリスタ、フォトダイオード及びフォトトランジスタにより構成され出力電圧により前記サイリスタをONさせるための第1のフォトカプラ、前記第1のフォトカプラをオン/オフさせるための分圧抵抗、前記サイリスタオン電圧の時定数を決定する抵抗とコンデンサ、前記サイリスタのゲート端子にかかる電圧に閾値を設けるために使用されるツェナーダイオード、前記サイリスタのゲートに印加されるノイズによる誤動作を防止する抵抗及びコンデンサ、前記サイリスタのプルアップ抵抗、前記入力電圧低下検出信号を受信し、それにより前記サイリスタをリセットすると同時に、入力電圧が入力電圧規格以下に低下した場合において、前記サイリスタと同じように前記出力電圧オン/オフラッチ信号を作り出すトランジスタ、フォトダイオード及びフォトトランジスタにより構成され前記入力電圧低下検出信号により、前記トランジスタに対し、前記サイリスタのリセット及び前記出力電圧オン/オフラッチ信号の出力を制御する第2のフォトカプラ、及び前記トランジスタにベース電圧を与えるための分圧抵抗からなり、前記入力電圧低下検出信号の受信により、出力電圧をオン又はオフさせるための情報を出力電圧オン/オフラッチ信号として出力すると同時に、出力電圧オン又はオフの状態をラッチする出力電圧オン/オフラッチ回路と、入力電圧が入力電圧規格以下に低下した場合に作り出された出力電圧オン/オフラッチ信号に従いオン/オフされるトランジスタ、前記トランジスタのプルアップ抵抗、及び前記トランジスタにベース電圧を与えるための分圧抵抗からなり、入力した前記出力電圧オン/オフラッチ信号に従い出力電圧オン/オフ制御信号を出力し、出力電圧オフをラッチしている状態で、入力電圧が前記電源盤の入力電圧規格を満足するまで復帰した場合、出力電圧オフのラッチを自動的に復帰させる出力電圧オン/オフ制御回路と、前記出力電圧オン/オフ制御信号によりオン/オフされるトランジスタ、前記トランジスタのオン/オフに従いオン/オフされる第1の電界効果トランジスタ、前記電解効果トランジスタのプルアップ抵抗、前記第1の電界効果トランジスタのオン/オフに従いオン/オフされる第2の電界効果トランジスタ、及び前記第2の電解効果トランジスタのプルアップ抵抗からなり、前記出力電圧オン/オフ制御信号により出力電圧をオン/オフさせる出力電圧オン/オフ回路と、前記出力電圧オン/オフ回路からの入力電圧を指定された電圧値に変換した出力電圧を出力する電圧変換回路とを備え、外部装置の原因により、電源盤において出力電圧オフをラッチした場合、出力電圧を自動的に復帰させることを特徴とする自動リセット回路。
IPC (2件)：
FI (2件)：
H02H 3/06 A
, H02H 3/24 A
