特許
J-GLOBAL ID：201103025381820048
低電流増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
宮崎 昭夫 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願2000-017187
公開番号（公開出願番号）：特開2001-211033
特許番号：特許第3515725号
出願日： 2000年01月26日
公開日（公表日）： 2001年08月03日
請求項（抜粋）：
【請求項1】 ソースが接地され、入力信号がゲートに入力される第1の電界効果トランジスタと、前記第1の電界効果トランジスタのドレインと出力端の間にカスコード接続され、自身のゲートが抵抗を介して自身のドレインに接続された第2の電界効果トランジスタとを有し、前記第2の電界効果トランジスタのゲート幅が前記第1の電界効果トランジスタのゲート幅よりも広い低電流増幅回路において、前記第1の電界効果トランジスタは、-0.1V付近のしきい値電圧におけるバラツキを補償するためのバイアス電圧が前記ゲートに印加されたとき2mA以下の電流で動作可能な電界効果トランジスタであり、前記ゲートに入力される前記入力信号は前記バイアス電圧でバイアスされており、前記第2の電界効果トランジスタは、ドレイン-ソース間に静電気による電圧がかかっても静電気破壊が起こりにくい電界効果トランジスタであることを特徴とする低電流増幅回路。
IPC (3件)：
H03F 1/52
, G05F 3/24
, H03F 3/16
H03F 1/52 B
, G05F 3/24 Z
, H03F 3/16 A
