特許

J-GLOBAL ID：201103025392857938

不揮発性半導体記憶装置及びその製造方法

発明者： 松田 徹 ,  東 和幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-013372
公開番号（公開出願番号）：特開2011-151316
出願日： 2010年01月25日
公開日（公表日）： 2011年08月04日
要約：

【課題】小型化が容易な不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】基板上に、不純物が導入された半導体膜と不純物が導入されていない半導体膜とを交互に積層させて積層体を形成し、第1領域において貫通ホール及びスリットを形成する。そして、貫通ホール又はスリットを介したエッチングにより、不純物が導入されていない半導体膜における第1領域に配置された部分を除去し、第2領域に配置された部分を残留させる。次に、不純物が導入されていない半導体膜を除去した空間に絶縁材料を埋め込む。次に、貫通ホールの内面上に電荷蓄積膜を形成し、貫通ホール内に半導体ピラーを形成する。次に、第2領域において、積層体を貫くコンタクトホールを形成し、その側面上にスペーサ絶縁膜を形成し、その内部にコンタクトを形成する。【選択図】図1

請求項（抜粋）：

基板と、 前記基板上に設けられ、不純物が導入された半導体膜が複数枚積層された積層体と、 第1領域において、前記不純物が導入された半導体膜間に設けられた絶縁膜と、 第2領域において、前記不純物が導入された半導体膜間に設けられた不純物が導入されていない半導体膜と、 前記第1領域において、前記積層体をその積層方向に貫く半導体ピラーと、 前記不純物が導入された半導体膜と前記半導体ピラーとの間に設けられた電荷蓄積膜と、 前記第2領域において、前記積層体を前記積層方向に貫くコンタクトと、 前記コンタクトの周囲に設けられたスペーサ絶縁膜と、 を備えたことを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10

FI (3件)：

H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481

Fターム (27件)：

5F083EP18 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA10 ,  5F083JA39 ,  5F083JA40 ,  5F083LA21 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083NA01 ,  5F083PR05 ,  5F083PR06 ,  5F083PR40 ,  5F083ZA05 ,  5F083ZA06 ,  5F083ZA07 ,  5F101BA45 ,  5F101BB05 ,  5F101BD02 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BH13 ,  5F101BH21