特許
J-GLOBAL ID：201103025634874964
アセンブラ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
香山 秀幸
公報種別：特許公報
出願番号（国際出願番号）：特願平11-067656
公開番号（公開出願番号）：特開2000-267859
特許番号：特許第3754222号
出願日： 1999年03月15日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：
【請求項1】少なくとも2つのデータメモリに関係するデータ転送を同時に行うといった並列転送が可能であり、かつ命令実行工程が少なくとも2以上に細分化されているパイプライン型プロセッサ、に対するアセンブリーソースプログラムをオブジェクトプログラムに変換するアセンブラにおいて、
アセンブリーソースプログラム中の各並列転送命令毎に、並列転送命令において使用されているアドレスレジスタに入るであろうリージョンを互いに異なるアドレス空間のリージョンと判別とし、その判別結果を仮データ配置情報として生成する第1手段、
アセンブリーソースプログラムに基づいて、命令実行工程が互いに異なるが同一サイクルにおいて実行される2以上の命令であって、アドレスレジスタによって指定されるデータメモリへの書き込みを行う転送命令と、アドレスレジスタによって指定されるデータメモリからのデータ読み出しを行う転送命令とを含む命令群を抽出する第2手段、および
第2手段によって抽出された各命令群毎に、第1手段によって生成された仮データ配置情報に基づいて、同じデータメモリに対するデータの読み出しとデータの書き込みとが同時に行われる可能性があるか否かを判定し、同じデータメモリに対するデータの読み出しとデータの書き込みとが同時に行われる可能性がある場合にはその旨をデータハザード情報として記憶する手段、
を備えているアセンブラ。
IPC (2件)：
G06F 9/45 ( 200 6.01)
, G06F 9/38 ( 200 6.01)
G06F 9/44 320 D
, G06F 9/38 350 A
