特許
J-GLOBAL ID：201103025766516943
摩耗度をビットレベルで平準化するフラッシュメモリ装置およびフラッシュメモリプログラミング方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人SSINPAT
公報種別：公表公報
出願番号（国際出願番号）：特願2010-540550
公開番号（公開出願番号）：特表2011-508358
出願日： 2008年08月25日
公開日（公表日）： 2011年03月10日
要約：
【課題】 フラッシュメモリの摩耗度を平準化するフラッシュメモリ装置およびフラッシュメモリプログラミング方法を提供する。【解決手段】 メモリセルアレイと、データページ内の「1」および「0」の個数に基づいて前記データページを反転または反転しないことによって、プログラミングページを生成する反転決定部と、前記生成されたプログラミングページを前記メモリセルアレイに格納するプログラミング部と、前記メモリセルアレイに格納されたプログラミングページを読み出し、前記読み出したプログラミングページのエラー有無に応じて、前記プログラミングページから前記データページを復元して出力するデータ判定部を含むことを特徴とし、これによってメモリセルの摩耗度の平準化が可能になる。【選択図】 図4
請求項（抜粋）：
メモリセルアレイと、
データページ内の「1」および「0」の個数に基づいて、前記データページを反転するか否かによって、プログラミングページを生成する反転決定部と、
前記生成されたプログラミングページを、前記メモリセルアレイに記憶するプログラミング部と、
前記メモリセルアレイに記憶されたプログラミングページを読み出し、前記読み出したプログラミングページのエラーの有無に応じて、前記プログラミングページから前記データページを復元して出力するデータ判定部と、
を含むことを特徴とするメモリ装置。
IPC (2件)：
FI (2件)：
G11C17/00 611D
, G11C17/00 639C
5B125BA01
, 5B125CA27
, 5B125DB01
, 5B125DE08
, 5B125FA01
