特許

J-GLOBAL ID：201103026328068225

半導体装置及びその製造方法

発明者： 山田 勝雄 ,  野村 洋治
出願人/特許権者： オンセミコンダクター・トレーディング・リミテッド
代理人 (1件)： 須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-037793
公開番号（公開出願番号）：特開2011-176047
出願日： 2010年02月23日
公開日（公表日）： 2011年09月08日
要約：

【課題】工程マークやアライメントマーク等を形成するトレンチ内のSOG膜にクラックが発生した場合に、そのクラックが素子形成領域に到達するのを防止する。【解決手段】半導体基板10の素子形成領域10Tの外側において、工程マーク30Cは、トレンチ31のパターンで形成されている。素子形成領域10Tと、その外側のトレンチ31は層間絶縁膜21に覆われており、層間絶縁膜21は、トレンチ31内を埋めるSOG膜22に覆われている。さらに、半導体基板10の表面上には、トレンチ31及びトレンチ31上のSOG膜22を囲む環状ポリシリコン膜18が形成されている。【選択図】図2

請求項（抜粋）：

半導体基板と、 前記半導体基板の素子形成領域の表面に形成された第1のトレンチと、 前記素子形成領域の外側の前記半導体基板の表面に形成され、前記第1のトレンチの幅よりも大きい幅を有する第2のトレンチと、 前記第2のトレンチ及び前記素子形成領域を覆うSOG膜と、 前記第2のトレンチ及び前記第2のトレンチ上の前記SOG膜を囲むように前記半導体基板の表面上に形成された環状突起体と、を備えることを特徴とする半導体装置。

IPC (4件)：

H01L 21/02 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 21/027

FI (6件)：

H01L21/02 A ,  H01L29/78 653A ,  H01L29/78 658Z ,  H01L21/30 506G ,  H01L21/30 514F ,  H01L21/30 523

Fターム (18件)：

5F032AA34 ,  5F032AA44 ,  5F032AA47 ,  5F032AA49 ,  5F032AA70 ,  5F032BA02 ,  5F032CA17 ,  5F032DA10 ,  5F032DA23 ,  5F032DA30 ,  5F032DA74 ,  5F032DA78 ,  5F046AA16 ,  5F046EB01 ,  5F046EB10 ,  5F146AA16 ,  5F146EB01 ,  5F146EB10