特許

J-GLOBAL ID：201103026616618175

低電力CMOS回路

発明者： カン デ コァン
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 恩田 博宣
公報種別：特許公報
出願番号（国際出願番号）：特願平11-000972
公開番号（公開出願番号）：特開平11-274914
特許番号：特許第3107545号
出願日： 1999年01月06日
公開日（公表日）： 1999年10月08日
請求項（抜粋）：

【請求項1】 CMOS素子を備える回路において、待機モード時に、バックバイアス電圧を印加する際、高電位電源に接続されるPMOSトランジスタ及び低電位電源に接続されるNMOSトランジスタは大きなガンマファクタを有し、前記PMOSトランジスタと前記NMOSトランジスタとの間に接続されたMOSトランジスタは小さなガンマファクタを有するように構成されることを特徴とするCMOS回路。

IPC (4件)：

H03K 19/0948 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/096

FI (4件)：

H03K 19/094 B ,  H03K 17/16 L ,  H03K 19/096 B ,  H03K 17/687 F

引用特許：

審査官引用 (2件)

• 低消費電力型半導体集積回路
  公報種別：公開公報   出願番号：特願平3-269248   出願人：株式会社日立製作所
• シリコン・オン・インシュレータ基板上のCMOS集積回路およびシリコン・オン・インシュレータ基板上に集積回路を形成する方法
  公報種別：公開公報   出願番号：特願平8-178371   出願人：ノーザン・テレコム・リミテッド