特許
J-GLOBAL ID：201103026669223563
マイクロコンピュータ及び電子機器
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
竹腰 昇
, 榎並 智和
, 黒田 泰
, 井上 一
, 布施 行夫
, 大渕 美千栄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-078066
公開番号（公開出願番号）：特開2000-276370
特許番号：特許第3943277号
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
請求項（抜粋）：
【請求項1】 情報処理を行うマイクロコンピュータであって、
命令の実行処理を行うプロセッサと、
エミュレーションメモリと少なくとも1つの他の外部メモリとが接続可能な外部バスと、
エミュレーションモードがオンになった場合に、前記プロセッサの内部メモリへのアクセスが、前記外部バスを介した前記エミュレーションメモリへのアクセスに切り替わるように、前記プロセッサのバスを前記外部バスに接続するバス制御手段と、
前記外部バスに接続されると共にデータを記憶する前記外部メモリを制御するための第1の制御信号と、前記外部バスに接続されると共に命令を記憶する前記エミュレーションメモリを制御するための、前記第1の制御信号とは別系統の第2の制御信号とを出力するメモリ制御手段とを含み、
前記メモリ制御手段は、
前記エミュレーションモードがオンになった場合に、前記第2の制御信号に含まれる第2のメモリリード信号をアクティブにして前記エミュレーションメモリから命令を読み出し、前記第1の制御信号に含まれる第1のメモリリード信号をアクティブにして前記外部メモリからデータを読み出す信号制御を行うと共に、前記第2の制御信号に含まれる第2のチップイネーブル信号がアクティブになってから前記第2のメモリリード信号がアクティブになるまでのタイミングが、前記第1の制御信号に含まれる第1のチップイネーブル信号がアクティブになってから前記第1のメモリリード信号がアクティブになるまでのタイミングよりも早くなるように信号制御を行うことを特徴とするマイクロコンピュータ。
IPC (1件)：
FI (2件)：
G06F 11/22 340 A
, G06F 11/22 340 E
