特許
J-GLOBAL ID：201103027077317561
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-014160
公開番号（公開出願番号）：特開2000-216382
特許番号：特許第3255134号
出願日： 1999年01月22日
公開日（公表日）： 2000年08月04日
請求項（抜粋）：
【請求項1】 シリコン基板に設けられた素子分離領域によって画成される素子形成領域内に、ゲート電極と、前記ゲート電極の両側面に設けられるサイドウォールと、前記サイドウォールの両側の前記素子形成領域に設けられる拡散層と、少なくとも前記拡散層の表面に設けられるシリサイド膜とを形成する工程を含む半導体装置の製造方法において、前記シリサイド膜の形成工程として、少なくとも前記拡散層上に選択的に第1金属膜を形成する第1の工程と、第1の熱処理を施して少なくとも前記拡散層と前記第1金属膜とを反応させる第2の工程と、前記サイドウォールの一部を除去して、前記サイドウォールと前記第2の工程によって形成された膜との間に隙間を形成する第3の工程と、第3の工程後に第1の熱処理よりも高い温度で第2の熱処理を行う第4の工程を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/78
, H01L 21/28 301
, H01L 21/336
H01L 21/28 301 T
, H01L 29/78 301 P
