特許
J-GLOBAL ID：201103028648565890
周期監視回路
発明者：
出願人/特許権者：
代理人 (1件)：
後呂 和男 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-307605
公開番号（公開出願番号）：特開2001-125663
特許番号：特許第3396649号
出願日： 1999年10月28日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：
【請求項1】 所定周期のクロックパルスを出力する2つのCPU間で周期変動の有無を監視する周期監視回路において、一方の前記CPUから出力されるクロックパルスの周期をT1とし、他方のCPUから出力されるクロックパルスの周期をT2とし、前記他方のクロックパルスの1パルス幅をdとしたときに、T2+d≦T1≦1.5×T2+dの関係を有するように設定して、これら両クロックパルスのいずれか一方をRSフリップフロップのセット端子に与える一方、他方をリセット端子に与え、前記セット端子にクロックパルスを与えるCPUは、そのクロックパルスを出力する直前に前記RSフリップフロップの非反転出力信号を取り込む一方、前記リセット端子にクロックパルスを与えるCPUは、そのクロックパルスを出力する直前に前記RSフリップフロップの反転出力信号を取り込むことで、前記両CPUは、共に、正常動作時には、前記RSフリップフロップから連続してオフ信号を取り込む構成とされ、前記各CPUは、オフ信号に次いでオン信号を取り込む動作を、2回連続して行ったときに、前記CPUがクロックパルスを出力する周期に変動が生じたと判別することを特徴とする周期監視回路。
IPC (2件)：
G06F 1/04 302
, G06F 11/30 320
G06F 1/04 302 Z
, G06F 11/30 320 D
