特許
J-GLOBAL ID：201103028690820515
ブロック・モードで動作する装置間の、通信リンクによるバースト・モード・データ転送の自動化制御
発明者：
,
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-206331
公開番号（公開出願番号）：特開2000-076178
特許番号：特許第3417882号
出願日： 1999年07月21日
公開日（公表日）： 2000年03月14日
請求項（抜粋）：
【請求項1】ホスト・バス・アダプタ(109)を介してホスト・システム・バス(108)に結合されたSCSIバス(105)との組合せにおいて、前記SCSIバス(105)を周辺装置(101)に結合させると共に、前記SCSIバス(105)を介してバーストモード転送のハードウエア自動化制御を実現する装置インタフェース・アダプタ(106または303)であって、(a)それぞれのバーストモード・データ転送に残っているデータ・ユニットの合計数を表す第1の値を格納する第1のデータ・レジスタ(201)と、(b)データ・ユニットにおけるバーストの最大サイズを表す第2の値を格納する第2のデータ・レジスタ(202)と、(c)データ・ユニットにおける転送される次のバーストの実際のサイズを表す第3の値を格納する第3のデータ・レジスタ(203)と、(d)前記第1および第2の値を比較し、第3の値、すなわち前記第1および第2の値のうちの小さい方を、前記第3のデータ・レジスタに書き込む手段と、(e)前記第1の値から前記第3の値を減算して残りの値を得、前記第1の値を前記残りの値に等しい新たな第1の値に置換える手段と、(f)前記第1および第2の値を比較するステップ、前記第1および第2の値のうちの小さい方を前記第3のデータ・レジスタ(203)に格納するステップ、前記第1の値から前記第3の値を減算することにより残りの値を得るステップ、前記第1の値を、前記残りの値に等しい新たな第1の値に置換えるステップ、および前記第1の値が0になるまで、比較、格納、減算および置換えのステップを繰返すようにするステップを統制する手段と、を含む装置インタフェース・アダプタ(106または303)。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
