特許
J-GLOBAL ID：201103028829072047
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉山 毅至 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-012271
公開番号（公開出願番号）：特開平2-224270
特許番号：特許第2617217号
出願日： 1989年01月20日
公開日（公表日）： 1990年09月06日
請求項（抜粋）：
【請求項1】第一導電型半導体基板上に、ソース・ドレイン領域をなす該基板とは逆導電型の第二導電型不純物領域と、第二導電型半導体ウェル上にソース・ドレイン領域をなす第一導電型不純物領域とを有し、さらにゲート絶縁膜を介してゲート配線が上記各ソース・ドレイン領域に交差して構成された相補型MOS半導体素子を形成するに際し、ゲート絶縁膜を第一導電型半導体基板上および第二導電型半導体ウェル上全面に実質的に薄く、かつ均一な膜厚に積層した後、ゲート配線を上記各ソース・ドレイン領域と交差させて形成し、しかる後、ゲート配線をマスクとして自己整合的に第一導電型半導体基板上全面に第一導電型不純物を注入し、第二導電型半導体ウェル全面に第二導電型不純物を注入して素子分離領域を形成することよりなる半導体装置の製造方法。
IPC (3件)：
H01L 27/118
, H01L 21/8238
, H01L 27/092
H01L 21/82 M
, H01L 27/08 321 J
