特許
J-GLOBAL ID：201103028866899156
DMA制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-170165
公開番号（公開出願番号）：特開2000-357152
特許番号：特許第3614714号
出願日： 1999年06月16日
公開日（公表日）： 2000年12月26日
請求項（抜粋）：
【請求項1】第1のメモリ上のデータを第1の先頭転送アドレスから上位番地に向かって、第2のメモリに転送した後、再び、前記第1のメモリ上のデータを前記上位番地より下位であって前記第1の先頭転送アドレスとは異なる第2の先頭転送アドレスから上位番地に向かって、前記第2のメモリに転送するように構成したDMA制御装置において、前記第1のメモリの下位番地から上位番地に向かって、データを前記第2のメモリへ転送するために、前記第1のメモリの転送アドレスを演算する第1のアドレス演算器と、前記第1のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第1のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第2の先頭転送アドレスとするモジュロ調整を実行する第2のアドレス演算器と、を有することを特徴とするDMA制御装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
