特許
J-GLOBAL ID：201103029239273639
ダイナミック型論理回路及びドミノ論理素子
発明者：
出願人/特許権者：
代理人 (1件)：
松本 正夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-084904
公開番号（公開出願番号）：特開2000-278114
特許番号：特許第3241686号
出願日： 1999年03月26日
公開日（公表日）： 2000年10月06日
請求項（抜粋）：
【請求項1】 ダイナミック論理素子を用いて構成されたダイナミック型論理回路において、前記ダイナミック論理素子が、ドミノ論理素子であり、かつ、自素子の出力をフィードバックしてプリチャージ動作の完了を検出するプリチャージ動作完了検出手段を備え、前記プリチャージ動作完了検出手段が、ソース端子が電源端子に接続され、ゲート端子が前記ダイナミック型論理回路の出力端子に接続され、ドレイン端子がプリチャージ状態保持用のダイナミック・ノードに接続されたpMOSトランジスタと、ドレイン端子が前記プリチャージ状態保持用のダイナミック・ノードに接続され、ゲート端子がクロック入力端子に接続され、ソース端子が接地端子に接続されたnMOSトランジスタとを備えたことを特徴とするダイナミック型論理回路。
IPC (1件)：
FI (1件)：
前のページに戻る
