特許
J-GLOBAL ID：201103030579521503
コンフィグレーション装置、コンフィグレーション方法、及びコンフィグレーションプログラム
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
平井 安雄
公報種別：公開公報
出願番号（国際出願番号）：特願2009-155992
公開番号（公開出願番号）：特開2011-013829
出願日： 2009年06月30日
公開日（公表日）： 2011年01月20日
要約：
【課題】集積回路のコンフィグレーションを、短時間で効率よく行うコンフィグレーション装置等を提供する。【解決手段】FPGA140の回路設定情報を固定長に分割されたブロック単位で格納する回路設定情報格納メモリ120と、回路設定情報をブロック単位で読み出し、FPGA140に、読み出したブロック単位の回路設定情報を出力する設定情報制御デバイス130と、FPGA140における回路設定情報の書き込みが可能な設定情報書込可能領域150が、ブロックごとに物理的に分割されており、設定情報制御デバイス130が出力したブロック単位の回路設定情報を入力し、入力した回路設定情報を書き込む対象となる領域を分割された書込可能領域から選択する書込領域選択部220と、選択された書込対象領域に、設定情報制御デバイス130から出力されたブロック単位の回路設定情報を書き込むコンフィグレーション制御部210とを備える。【選択図】図2
請求項（抜粋）：
回路設定情報を集積回路内の複数の回路設定部に転送することで、前記回路設定部に基づく、論理回路を構築するコンフィグレーション装置において、
前記回路設定情報を格納した回路設定情報格納メモリと、
前記複数の回路設定部を複数に分割して、形成された複数の回路設定ブロックと、
初期化時、入力された回路設定情報を、ビットカウンタのカウントによって前記複数の回路設定ブロックから1つの回路設定ブロックを順次選択し、選択された回路設定ブロックへ前記回路設定情報を転送し、
前記回路設定ブロックを特定する識別情報が入力された時、前記識別情報に基づいて、複数の回路設定ブロックのうち1つの回路設定ブロックを選択し、入力された回路設定情報を選択された前記回路設定ブロックの回路設定部へ転送する選択部と、
前記識別情報が入力された時、前記回路設定ブロック単位の回路設定情報と前記回路設定ブロックを特定する前記識別情報とを対応づけた対応テーブルに基づいて、前記回路設定情報格納メモリに格納されている回路設定情報のうち前記識別情報に対応する回路設定情報を読出し、前記選択部へ出力する制御を行う設定情報制御部と、
を有することを特徴とするコンフィグレーション装置。
IPC (1件)：
FI (1件)：
Fターム (1件)：
前のページに戻る
