特許
J-GLOBAL ID：201103031092255090
秘密情報の処理装置および秘密情報の処理プログラムを格納するメモリ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
井上 学
公報種別：特許公報
出願番号（国際出願番号）：特願2001-527499
特許番号：特許第4671571号
出願日： 1999年09月29日
請求項（抜粋）：
【請求項1】 演算処理回路と記憶回路とそれらを接続する信号線とを含む秘密情報の処理装置において,
処理対象となるデータに対する群演算を,秘密情報によって規定された回数,繰り返し行う演算による処理結果と同一の処理結果を得るように構成された秘密情報の処理装置であって,
前記記憶回路は,プログラムと,第1の秘密情報生成情報と,第2の秘密情報生成情報と,を備え,
前記第1の秘密情報生成情報と前記第2の秘密情報生成情報は,それぞれが前記秘密情報とは異なり,かつ,法nにおける前記第1の秘密情報生成情報と前記第2の秘密情報生成情報との差が前記秘密情報となり,
前記演算処理回路は,前記プログラムを実行することにより,
前記第1の秘密情報生成情報と,前記第2の秘密情報生成情報と,前記処理対象となるデータと,を用いた,前記群演算を繰り返し行う演算を行い,前記秘密情報を,前記演算処理回路と,前記記憶回路と,前記信号線と,に出現させることなく,前記同一の処理結果を出力する秘密情報生成情報処理手段と,
第3の秘密情報生成情報と第4の秘密情報生成情報とを生成する変換手段と,を実現し,
前記秘密情報生成情報処理手段は,前記第1の秘密情報生成情報の一部分を構成する第1の部分ビット情報と,前記第2の秘密情報生成情報の一部分を構成し,かつ,ビット位置が前記第1の部分ビット情報と同じ第2の部分ビット情報と,を参照した前記群演算を,前記第1の秘密情報生成情報と前記第2の秘密情報生成情報の全ビットを参照するように繰り返すことにより,前記第1の秘密情報生成情報と前記第2の秘密情報生成情報とを用いた前記群演算を行い,
前記変換手段は,
前記第1の秘密情報生成情報を変換した,当該第1の秘密情報生成情報とは異なる前記第3の秘密情報生成情報と,
前記第2の秘密情報生成情報を変換した,当該第2の秘密情報生成情報とは異なる前記第4の秘密情報生成情報とを,
法nにおける前記第3の秘密情報生成情報と前記第4の秘密情報生成情報の差が前記秘密情報となるように,生成し,
生成した前記第3の秘密情報生成情報と前記第4の秘密情報生成情報とを,新たな第1の秘密情報生成情報と前記第2の秘密情報生成情報として前記記憶回路に格納する処理を,所定の時期に実行する
ことを特徴とする秘密情報の処理装置。
IPC (3件)：
G06F 12/14 ( 200 6.01)
, G06K 17/00 ( 200 6.01)
, H04L 9/10 ( 200 6.01)
G06F 12/14 320 A
, G06K 17/00 E
, H04L 9/00 621 Z
