特許
J-GLOBAL ID：201103031461359511
インタフェイス回路の制御装置
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2001-127335
公開番号（公開出願番号）：特開2002-323919
特許番号：特許第4288692号
出願日： 2001年04月25日
公開日（公表日）： 2002年11月08日
請求項（抜粋）：
【請求項1】メモリ部に実装された動作プログラムにアクセスするマイクロプロセッサを備える制御装置と、ホストインタフェイス回路を介してホストコンピュータとが通信するインタフェイス回路の制御装置において、
前記マイクロプロセッサと通信し、前記ホストコンピュータの前記ホストインタフェイス回路へのアクセスを許可する指令部を備え、
前記指令部は、
前記制御装置の起動開始から前記ホストインタフェイス回路をアクセス停止させ、前記起動開始でスタートするタイマのカウントアップまでに前記マイクロプロセッサのアクセス停止指令がない場合には、カウントアップ後に前記ホストインタフェイス回路に対してアクセスを許可すると共に、
前記タイマのカウントアップまでに前記マイクロプロセッサのアクセス停止指令がある場合には、前記ホストインタフェイス回路に対してアクセスの停止を継続させ、前記マイクロプロセッサによる前記制御装置が備えるハードウェア資源の初期化終了後に前記ホストインタフェイス回路に対してアクセスを許可することを特徴とするインタフェイス回路の制御装置。
IPC (2件)：
G05B 23/02 ( 200 6.01)
, G06F 1/24 ( 200 6.01)
G05B 23/02 F
, G06F 1/00 350 A
出願人引用 (6件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
