特許

J-GLOBAL ID：201103031609049029

半導体装置の作製方法

発明者： 山崎 舜平 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
代理人 (4件)： 福田 賢三 ,  福田 伸一 ,  福田 武通 ,  加藤 恭介
公報種別：特許公報
出願番号（国際出願番号）：特願平11-220086
公開番号（公開出願番号）：特開2000-058859
特許番号：特許第3695572号
出願日： 1999年08月03日
公開日（公表日）： 2000年02月25日
請求項（抜粋）：

【請求項1】 Nチャネル型TFTおよびPチャネル型TFTを含むドライバー回路を含む半導体装置の作製方法であって、 基板上に第1の半導体膜および第2の半導体膜を形成し、 前記第1の半導体膜上および前記第2の半導体膜上に絶縁膜を形成し、 前記第1の半導体膜上および前記第2の半導体膜上に、前記絶縁膜を介して、それぞれ第1のゲイト電極および第2のゲイト電極を形成し、 前記第1の半導体膜の一部および前記第2の半導体膜の一部が露出するように、前記絶縁膜をエッチングすることによって、前記第1のゲイト電極の下部に前記第1のゲイト電極より幅の大きい第1のゲイト絶縁膜と、前記第2のゲイト電極の下部に前記第2のゲイト電極と端部が一致した第2のゲイト絶縁膜とを形成し、 前記第1のゲイト電極および前記第1のゲイト絶縁膜をマスクにしたドーピングにより、前記第1の半導体膜にN型の不純物元素を注入することによって、前記第1の半導体膜にチャネル形成領域、前記チャネル形成領域に接して形成されたLDD領域、前記LDD領域に接して形成されたソース領域およびドレイン領域を形成し、 前記第2のゲイト電極および前記第2のゲイト絶縁膜をマスクにしたドーピングにより、前記第2の半導体膜にP型の不純物元素を注入することによって、前記第2の半導体膜にチャネル形成領域、前記チャネル形成領域と接するソース領域およびドレイン領域を形成し、 前記LDD領域は、前記第1のゲイト電極および前記第1のゲイト絶縁膜をマスクにしたドーピングにより、前記第1のゲイト絶縁膜を通して前記N型の不純物元素が前記第1の半導体膜に注入されて形成されることを特徴とする半導体装置の作製方法。

IPC (5件)：

H01L 21/336 ,  H01L 21/266 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786

FI (5件)：

H01L 29/78 616 A ,  H01L 29/78 612 B ,  H01L 29/78 613 A ,  H01L 21/265 M ,  H01L 27/08 321 E

引用特許：

審査官引用 (4件)

• 特開昭63-261880
  
• 特開平2-159730
  
• 特開平4-254335
  
• 特開平4-287930