半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (10件)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2009-257040
公開番号（公開出願番号）：特開2011-103329
出願日： 2009年11月10日
公開日（公表日）： 2011年05月26日
要約：

【課題】デュアルメタルゲートプロセスを用いることなく、p型MISトランジスタ及びn型MISトランジスタ双方の特性を向上した半導体装置を実現できるようにする。【解決手段】半導体装置は、p型半導体領域10Aの上に順次形成された第1の界面シリコン酸化膜105、アルミニウムを含む第1のゲート絶縁膜106A及び第1のゲート電極119Aと、n型半導体領域10Bの上に順次形成された第2の界面シリコン酸化膜105、実効仕事関数を低下させる効果を有する元素を含む第2のゲート絶縁膜106B及び第2のゲート電極119Aとを備えている。第1のゲート絶縁膜106Aの上部におけるアルミニウムの濃度は、1×1020/cm3以上である。第2のゲート絶縁膜106Bの上部におけるアルミニウムの濃度は、1×1019/cm3以下である。第1の界面シリコン酸化膜105の膜厚と第2の界面シリコン酸化膜105の膜厚との差は0.2nm以下である。【選択図】図9

請求項（抜粋）：

p型半導体領域及びn型半導体領域を有する半導体基板と、前記p型半導体領域の上に形成された第1の界面シリコン酸化膜と、前記第1の界面シリコン酸化膜の上に形成され、アルミニウムを含む第1のゲート絶縁膜と、前記第1のゲート絶縁膜の上に形成された第1のゲート電極と、前記n型半導体領域の上に形成された第2の界面シリコン酸化膜と、前記第2の界面シリコン酸化膜の上に形成され、実効仕事関数を低下させる効果を有する元素を含む第2のゲート絶縁膜と、前記第2のゲート絶縁膜の上に形成された第2のゲート電極とを備え、前記第1のゲート絶縁膜の上部におけるアルミニウムの濃度は、1×1020/cm3以上であり、前記第2のゲート絶縁膜の上部におけるアルミニウムの濃度は、1×1019/cm3以下であり、前記第1の界面シリコン酸化膜の膜厚と前記第2の界面シリコン酸化膜の膜厚との差は0.2nm以下であることを特徴とする半導体装置。

IPC (6件)：

H01L 27/092 , H01L 21/823 , H01L 21/28 , H01L 21/283 , H01L 29/423 , H01L 29/49

FI (4件)：

H01L27/08 321D , H01L21/28 301R , H01L21/283 C , H01L29/58 G

Fターム (54件)：

4M104AA01 , 4M104BB18 , 4M104BB29 , 4M104BB30 , 4M104BB32 , 4M104BB34 , 4M104BB36 , 4M104BB40 , 4M104CC05 , 4M104DD03 , 4M104DD04 , 4M104DD16 , 4M104DD37 , 4M104DD42 , 4M104DD43 , 4M104DD45 , 4M104DD55 , 4M104DD64 , 4M104DD75 , 4M104DD79 , 4M104EE03 , 4M104EE12 , 4M104EE14 , 4M104EE16 , 4M104FF13 , 4M104FF18 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH20 , 5F048AA07 , 5F048AA09 , 5F048AC03 , 5F048BA01 , 5F048BB01 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB13 , 5F048BB14 , 5F048BB15 , 5F048BB16 , 5F048BB17 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BF16 , 5F048BG02 , 5F048BG03 , 5F048BG12 , 5F048BG13 , 5F048DA25

前のページに戻る